FET
작성일 : 2023년 08월 27일 (Sunday)
Table of contents
FET는 여러가지 회로에서 스위치로써 사용된다. BJT보다 누설전류가 작고, 다루기도 쉽기 때문에 널리 사용된다. FET를 간단히 설명하면 게이트, 소스, 드레인이 존재한다. 게이트에 전압을 걸어, 기판의 다수 캐리어가 밀려나면서 소스, 드레인의 다수캐리어가 이동할 수 있는 채널(통로)이 만들어진다. 소스에서 드레인쪽으로 다수캐리어가 이동하며 전류가 흐른다.
NMOS과 PMOS이 존재한다. NMOS은 전자가 소스에서 드레인쪽으로 이동하므로 전류는 드레인에서 소스 방향이다. 그리고, PMOS은 정공이 드레인에서 소스로 이동하므로 전류의 방향은 NMOS와 동일하게 드레인에서 소스 방향이다.
NMOS와 PMOS는 n-type MOSFET, p-type MOSFET 혹은 NMOS Transistor, PMOS Transistor로도 불린다. 참고로, MOSFET은 metal-oxide-semiconductor field-effect transistor의 약자이다.
NMOS, PMOS의 회로기호는 아래와 같다.
채널의 형성
채널을 형성하기 위해서는 MOSFET의 임계 전압 $V_t$를 넘어서는 게이트전압 $V_{GS}$를 인가해야 한다. $V_{GS} - V_t$가 0보다 클 때, 채널이 형상된다. $V_{GS} - V_t$는 유효전압(Effective Voltage) 혹은 초과 게이트 전압(Override Voltage)로도 불린다.
게이트 전압을 $V_{GS}$로 표기하는 이유는 게이트 전압은 소스의 전위에 대해 상대적인 값으로 인가하기 때문이다.
채널이 형성되면, 채널에 있는 전하량 Q는 아래와 같다.
$$ \vert Q \vert = C_{OX}(WL)V_{OV} $$
채널 내 전하량
$C_{OX}$는 게이트의 금속과 P형 기판, 그리고 그 사이의 유전체 $SiO_{2}$(Silicon Dioxide; 이산화 규소)에 의해서 형성된 단위 면적당 커패시턴스이다. 그 크기는 아래와 같다.
$$ C_{OX} = \frac{\epsilon_{OX}}{t_{OX}} $$
단위 면적 당 커패시턴스
$\epsilon_{OX}$는 이산화규소의 유전율로 진공에서의 유전율의 3.9배인 $3.45 \times 10^{-11}$ F/m 에 해당한다. 그리고 $t_{OX}$는 일반적으로 4nm 수준이다. 정리하면 $C_{OX}$ 는 8.6 mF/$m^{2}$이다. MOSFET의 커패시턴스를 계산하기 위해서는 면적을 곱해야 한다. 따라서 $C = C_{OX}WL$로 표현되는데, L과 W는 $\mu$m 단위로 계산되기 때문에 편의를 위해서 $C_{OX}$를 8.6fF/$\mu m^{2}$로 표현한다. (f : femto, $10^{-15}$)
드레인 전류 ($i_{D}$) 계산
채널이 형성되고 나면 드레인-소스 전압 $V_{GS}$에 의해서 형성된 전계에 의해 전하가 휩쓸리게 된다. 자세한 내용은 일단 아래 식을 봐보자.
$$ \frac{Q}{L} = C_{OX}W \tag{1} $$
$$ E = \frac{v_{DS}}{L} \tag{2} $$
$$ v_{Q} = \mu_{n}E = \mu_{n}\frac{v_{DS}}{L} \tag{3} $$
$$ \therefore i_{D} = \left[ (\mu_{n}C_{OX})(\frac{W}{L})v_{OV} \right] v_{DS} $$
드레인 전류 계산 과정
전류의 정의를 떠올려보면, 단위 면적 당 전하량이므로 (1) 식의 단위 면적당 전하와 (3) 식의 전계에 의한 전자의 이동속도를 곱하면 드레인 전류가 계산된다.
$\mu_{n}C_{OX}$는 공정에서 결정되는 값이고, $\frac{W}{L}$은 공정에서도 일부 결정되지만 드레인 전압에 의해 변형될 수 있다. 마지막 식을 참고하면, 드레인-소스 간 컨덕턴스 $g_{DS}$는 $(\mu_{n}C_{OX})(\frac{W}{L})v_{OV}$로 표현된다는 것을 알 수 있다. $r_{DS}$는 컨덕턴스의 역수 $g_{DS}$이다.
$v_{DS}$, $v_{OV}$ 크기 별 MOSFET 동작
$v_{DS}$, $v_{OV}$ 의 값의 변화에 따른 동작을 아래와 같이 나타낸다.
$v_{DS}$ 불변, $v_{OV}$ 가변
드레인 소스 컨덕턴스 $g_{DS}$가 $v_{OV}$에 비례하기 때문에 유효전압이 커질수록 동일 드레인-소스 전압 $v_{DS}$대비 드레인 전류가 증가한다.
$v_{DS}$ 가변, $v_{OV}$ 불변
$v_{DS}$가 증가함에 따라 채널의 형태가 변형된다. 일단 $v_{DS}$ 크기에 따른 동작 모드는 아래와 같다.
위와 같이 드레인-소스 전압 별로 동작 모드가 다른 이유는 채널의 형태와 연관이 있다. $v_{DS}$를 증가시킬 수록 드레인에서의 채널의 깊이가 줄어든다. 전압의 크기가 커질수록 더 쉽게 전자가 휩쓸려가기 때문이다. 그러다가 드레인-소스 전압이 유효전압과 동일해지면, $v_{DS}$가 증가되어도 더 이상 드레인 전류가 증가하지 않는 Saturation 상태에 들어가며 채널은 핀치오프 형태가 된다. MOSFET은 일반적으로 OFF 상태와 ON (Saturation) 상태로 많이 사용된다. Triode 모드는 MOSFET을 스위치가 아닌 트랜지스터로써 사용할 수 있는 모드로 종종 사용된다.
채널 길이 변조
$v_{DS}$의 크기에 따라서, 삼극관 (Triode) 모드, 포화 모드로 구분된다고 했는데 그렇다면 $v_{DS}$가 유효전압을 넘어가게 되면 어떻게 될까? 위에서는 $v_{DS}$의 크기가 증가해도 드레인전류가 일정하다고 했는데, 사실 이는 채널 길이 변조 효과를 고려하지 않았을 때의 이야기다. 실제로는 채널 길이가 변조되기 때문에 그림 드레인-소스 전압, 드레인전류 곡선은 아래와 같이 변형되어야 한다.
$v_{DS}$가 커질수록 채널의 길이 L은 $\delta L$만큼 감소할 수 있다. 채널의 길이가 L에서 L - $\Delta L$로 감소하면 드레인 전류도 증가하게 되므로 위 그래프의 모습이 이해가 된다. 눈여겨볼 점은 Saturation을 쭉 이어서 음의 $v_{DS}$까지 연결하면 모두 -$V_{A}$ (Ealry Voltage) 지점으로 모인다는 것이다.
$V_{A}$는 $V_A = V^{‘}_AL$ 관계를 가지고 있는데, $V^{‘}_A$는 공정단계에서 결정되는 값으로 통상 5~50V/$\mu$m 정도이다.
채널 길이 변조를 고려했을 때, 포화모드에서의 드레인-소스 저항은 아래와 같다.
$$ r_{DS} = r_{O} = \frac{V_{A}}{I^{'}_{D}} $$
C.W.M.을 고려한 포화모드에서의 드레인-소스(출력) 저항
바디 다이오드
NMOS와 PMOS는 구조상 드레인-바디, 소스-바디 간 바디 다이오드가 존재한다. 따라서, ON/OFF 시 이전에 다이오드글에서 다뤘던 역방향 회복 시간이 존재하게 되므로, 필요시에는 MOSFET 데이터시트에 기재된 역방향 회복 시간 $t_{rr}$을 꼭 고려하여 회로 설계를 진행해야 한다.
PMOS
PMOS는 다수 캐리어의 종류가 다르고, 그에 따라 바이어싱을 NMOS와 다르게 해야하지만 컨셉은 동일하다. 일반적으로 NMOS가 가격도 싸고 효율도 좋아 PMOS보다 많이 쓰이지만, 게이트 전압이 작을 때 동작해야 하고 변환없이 그대로 사용하는 것이 유리할 때 PMOS를 사용한다는 점만 기억하면 될 것 같다.
MOFSET 고장 시나리오
MOSFET 역시 고장이 발생할 수 있다. 위에서 채널 변조를 고려한 $i_D$ 그래프를 보면, 드레인 전압이 계속해서 증가하면 $i_D$가 계속해서 증가하다가 열폭주(Thermal Runaway) 현상이 발생하며 고장이 가속화될 수 있다. 이 때, 열폭주로 인해 게이트 메탈이 녹아서 금속으로 인해 채널이 형성되면 항상 단락회로로 동작하고, 금속과 P형 기판 사이에 접점이 연소되어 제대로 붙어있지 못하면 개방회로처럼 동작하게 된다.
이 고장 시나리오는 게이트에 사용된 금속과 기판의 타입에 따라 다르다. 예를 들어 게이트 금속으로 자주 사용되는 백금은 녹는점이 약 1700도이고, 실리콘 기판은 1400도, 실리콘카바이드 기판은 2700도이다.
- 참고
- Adel S. Sedra, Kenneth C. Smith - Microelectronic Circuits
▶ 포스트
